背景

作为电子二级封装的印制电路基板，其材料和结构必须承担可靠进行关乎系统运行的多项工作，这些工作包括给单个芯片供应电源、进行精确的信号时序传输、结构支撑和导热等。为了实现这些性能要求，印制电路基板以层压结构布局，包含铜箔层和每两个铜箔层之间的介质材料层。由铜箔层生成的电路用来承载电源、信号及热能。大多数基板中所用的介质材料是由有机树脂和增强型高强度纤维组成。

不断微型化和性能集成化的需求推动印制电路板 (PCB)上的元器件数量和互连密度的增加。这也推动着印制电路基板不断向今天所用的多层印制电路板的发展。导体间距、过孔和电镀通孔（PTH）直径的成倍缩小导致PCB越来越容易产生导电细丝生成（Conductive Filament Formation,CFF）。

CFF是在印制电路板带电应用情况下，金属（通常是以离子形式）电化学迁移穿过或越过非金属介质的过程[1-3]。CCF可能导致降低产品性能的过大的漏电流，也可能导致产生完全失效的短路。带偏压的导体就像电极一样提供了驱动电压，同时在有机树脂和增强纤维之间的已侵入的湿气则充当了电解液的角色（如图1所示）。随着金属离子迁移并在两个偏压导体之间桥连，绝缘电阻的下降导致电流浪涌，电流浪涌将最终导致短路并形成局部高温，局部高温最终导致在相应两个导体间产生烧毁或烧焦。

影响CFF的主要因素包括基板特性（树脂材料、涂覆层、导体结构）和运行环境（电压、温度和相对湿度）。

CFF发生所必需的路径通道是单体纤维和有机树脂之间的界 面分层所形成的。钻孔不良和热循环通常会加速这种分层的产生（如图2a和2b），业界已有电迁移发生与各种影响因素之间的量化关系的研究数据[4-6]。基于这些经验化数据，可以建立预测CFF失效寿命的模型[6,7]。

近来越来越多的试验表明： C F F 也与中空纤维有关[ 8 , 9 ]。在这种情况下，虽然使用环境条件是一样的，但CCF的生长路径是在中空纤维内部，而不是沿着树脂/纤维界面生长。业界也已有模型预测在纤维内进行电迁移的情况和它对平均失效时间影响[10]。

分析过程

我们对一个在市场运行发生短路的缺陷PCB进行了失效分析。缺陷单板信息如下：六层板、厚70mi、线宽5mil、线距5mil、外层铜厚为1盎司、内层铜厚为0.5盎司，板上PTH最小直径为12.5mil。短路处的PTH和地平面铜箔走线之间距离约为14mil。该板的情况很像CCF失效。我们通过电测试确定确切的失效位置，并进行垂直于PCB Z轴方向的基板材料切片，一直定位到失效的铜箔层（如图3a和3b所示）。然后对失效样件的电镀通孔（PTH）的直径方向进行切片分析，从而可以从顶面对失效区域进行观察（如图4a和4b），用光学显微镜和扫描电镜（ESEM）进行观察分析。

结论

在图3a中，可以在PTH附近观察到一块黑的、变形的区域。烧毁颜色和树脂的变形表明此处发生了有机树脂的燃烧。在图b中看到的破损纤维图片，是失效区域产生过大量热的另一个证据。作为增强材料的玻璃纤维通常具有柔性，然而，当遇到高温时，它就会变得很脆，从而容易发生断裂。

讨论

本文对一个失效印制电路板（PCB）用电测试进行失效位置定位，然后对失效地点进行切片分析，并用光学和扫描电镜进行观察。基于树脂的烧毁外貌、严重的玻璃纤维断裂、从电镀通孔（PTH）到铜走线之间存在烧毁路径等信息，判断其失效机理是导电细丝生成（CFF）。在PCB内部发生的导电细丝生成很容易误判为“未名失效”。为了确保正确地识别失效机理，必须进行全面地失效分析。如果不能正确地识别，用户和供应商就不会对环境或所用材料采取必要的改善措施，以防止这类失效再次发生，保证产品可靠性。

参考文献

1. G. Kohman, H. Hermance, and G. Downes, “Silver Migration in Electrical Insulation,” The Bell System Technial Journal, 1115-47, 1955

2. D. Lando, J. Mitchell, and T. Welsher, “Conductive Anodic Filament in Reinforced Polymeric Dielectrics: Formation and Prevention,” Proceedings of the Seventeenth International Reliability Physics Symposium, 51-63, 1979.

3. M. Pecht, B. Wu and D. Jennings, “Conductive Filament Formation in Printed Wiring Boards,”Thirteenth IEEE/CHMT International Electronics Manufacturing Technology Symposium, 74-79, 1992.

4. J. Lahti, R. Delaney, and J. Hines, “The Characteristic Wearout Process in Epoxy-Glass Printed Circuits for High Density Electronic Packaging,” Proceedings of the Seventeenth International Reliability Physics Symposium, 39-43, 1979.

5. S. Krumbein, “Metallic Electromigration Phenomena,” IEEE Transactions on Components, Hybrids, and Manufacturing Technology, 11, [1], 5-15, 1988.

6. B. Rudra, M. Pecht, and D. Jennings, “Assessing Time-to-Failure due to Conductive Filament Formation in Multi-Layer Organic Laminates,” IEEE Transactions on Components, Packaging and Manufacturing Technology, Part B: Advanced Packaging, 17, [3], 269-76, 1994.

7. B. Rudra and D. Jennings, “Failure-Mechanism Models for Conductive-Filament Formation,”IEEE Transactions on Reliability, 43, [3], 354-60, 1994.

8. A. Shukla, M. Pecht, J. Jordan, K. Rogers and D. Jennings, “Hollow Fibers in PCB, MCM-Land PBGA Laminates May Induce Reliability Degradation,” Circuit World, 23, [2], 5-6, 1997.

9. A. Shukla, T. Dishongh, M. Pecht, and D. Jennings, “Hollow Fibers in Woven Laminates,”Printed Circuit Fabrication, 20, [1], 30-2, 1997.

10. M. Pecht, C. Hillman, K. Rogers, and D. Jennings, “Conductive Filament Formation: APotential Reliability Issue in Laminated Printed Circuit Cards