美国IBM Research、美国GLOBALFOUNDRIES、美国东芝电子元件（Toshiba America Electronic Components）及NEC电子（现为瑞萨电子）在“2010 Symposium on VLSI Technology”上宣布，开发出了单元面积仅为0.063μm2、利用FinFET的SRAM单元（演讲序号2.2）。而且无需使用EUV曝光技术，以现有ArF曝光技术即可实现。“0.063μm2的SRAM单元面积，在使用不含电子束的普通曝光装置（optical lithography）进行制造的产品中，是此前学会发布的产品中最小的”（IBM）。此次的产品采用SOI（silicon on insulator）技术。这一研究成果是由上述4家企业在美国纽约的“奥尔巴尼纳米技术中心（Albany NanoTech）”共同取得的。适用于22nm工艺技术节点。
　　此次，为了采用ArF曝光技术实现小面积SRAM单元，采用了名为DE2（double-expose double-etch）、以蚀刻技术去除多余Fin的方法。逻辑电路部分为了获得晶体管驱动力，大多连接使用多个Fin。这样，为了防止源极与漏极之间的电阻值提高，采用了以外延膜（Epi Film）连接源极与漏极的方法。不过，SRAM部存在这种外延膜时，可能会导致晶体管之间短路。其原因是，从集成度的角度来说，SRAM是由1个Fin构成1个晶体管。因此，为了防止晶体管之间发生短路现象，“SRAM需要有选择地去除Fin”（此次发表论文的相关人士）。
　　目前已确认此次开发的0.063μm2SRAM单元“可在0.4V电源电压下获得良好的单元特性”（IBM）。此外，IBM等公司还试制了面积为0.094μm2及0.076μm2的SRAM单元，均可在0.8V电源电压下确保约200mV的信噪余度（Signal Noise Margin：SNM）。
　　此次试制的FinFET的导通电流方面，NMOS为1170μA/μm，PMOS为700μA/μm（均在断开电流为100nA/μm、电源电压为1V时）。FinFET的栅极长度为25nm。Fin间距仅为40nm。采用高介电率（high-k）栅极绝缘膜和金属栅极，以先行栅极（Gate First）工艺形成。

　　　　　　　　　　　　　　　　　　　　　　　　　　　　来源:技术在线